Zybo のAD変換器(アナログデジタル変換器)を使ってみたいと思います。
Vitis HLS を使った高位合成(とRFフロントエンド)でFMラジオを作ろうという企画「FPGAでFMラジオ」の第03回、FPGA 勉強企画としては第41回です。
We will try to use ADC (analog-to-digital converter) of Zybo.
This is the 3rd stream of “FM radio on FPGA” project, and the 40th stream of our FPGA study series.
環境構築メモ
FPGA勉強企画の再生リスト https://youtube.com/playlist?list=PLLcGDi6zh9qyf33NOe3FLgoTMjRLhQFLV&si=ThHFdscUjoQFZzus
参加者
計算機工学系VTuber める
Tweets by MercuriusVtuber
https://www.youtube.com/channel/UCnrju0M7dk4cqAv_1Kc9dHQ
人工知能研究者系VTuber HAL9001
Tweets by WorldEnder_9001
https://www.youtube.com/c/HAL9001_AI
工学系VTuber 足立千鳥
Tweets by AdachiChidori
http://www.youtube.com/c/AdachiChidori
配信画面
いずちさん
Tweets by izuchi_v
https://www.youtube.com/c/izuchi
ドット絵素材
https://dotown.maeda-design-room.net/
#fpga
#vrアカデミア
#verilog
#vtuber
#HDL